PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-222151

(43) Date of publication of application: 02.10.1986

(51)Int.CI.

H01L 23/12

(21)Application number: 60-064599

(71)Applicant: IBIDEN CO LTD

(22) Date of filing:

(72)Inventor: KIMATA KENRO

MABUCHI KATSUMI

YATSU HAJIME


(54) MANUFACTURE OF PRINTED WIRING SUBSTRATE FOR MOUNTING SEMICONDUCTOR

(57)Abstract:

PURPOSE: To prevent a substrate itself from being cracking, and besides prevent peelings of through-hole plating and burrs of the substrate from being generated, by attaching frames for preventing a sealed resin flow after forming conductor parts beforehand on the side wall surfaces, and then cutting/processing four positions of bridged parts.

27.03.1985

CONSTITUTION: After several groups of conductor patterns having through-holes are arranged/formed regularly lengthwise and crosswise on a printed wiring substrate sheet 1 made of an organic resin material, part of through-holes located on product- outlines in the several groups of conductor patterns are cut and removed. Then, part of through-holes 2 are exposed on outlined side wall surfaces of the substrate, and grooves 6 are formed around the through-holes, to form bridged parts 4 between these grooves. The grooves 6 are formed on a laminated plate sheet with it corresponding to the printed wiring substrate sheet, and the laminated plate sheet is fitted on the substrate sheet via metal-mold-fixing-pilot holes 5, and then attached through an adhesive layer so as to form a lattice-shaped and frame-equipped printed wiring substrate sheet. And, small pieces of printed wiring substrates for mounting semiconductors are produced by stamp-cut processing at four positions of the bridged parts 4 with the metal mold.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

NA

MANUFACTURE OF PRINTED WIRING SUBSTRATE FOR MOUNTING SEMICONDUCTOR

Patent Number:

JP61222151

Publication date:

1986-10-02

Inventor(s):

KIMATA KENRO; others: 02

Applicant(s):

IBIDEN CO LTD

Application Number: JP19850064599 19850327

Priority Number(s):

IPC Classification:

H01L23/12

EC Classification:

Equivalents:

JP1763362C, JP4052623B

Abstract

PURPOSE:To prevent a substrate itself from being cracking, and besides prevent peelings of through-hole plating and burrs of the substrate from being generated, by attaching frames for preventing a sealed resin flow after forming conductor parts beforehand on the side wall surfaces, and then cutting/processing four positions of

bridged parts. CONSTITUTION: After several groups of conductor patterns having through-holes are arranged/formed regularly lengthwise and crosswise on a printed wiring substrate sheet 1 made of an organic resin material, part of through-holes located on product- outlines in the several groups of conductor patterns are cut and removed. Then, part of through-holes 2 are exposed on outlined side wall surfaces of the substrate, and grooves 6 are formed around the through-holes, to form bridged parts 4 between these grooves. The grooves 6 are formed on a laminated plate sheet with it corresponding to the printed wiring substrate sheet, and the laminated plate sheet is fitted on the substrate sheet via metal-mold-fixing-pilot holes 5, and then attached through an adhesive layer so as to form a latticeshaped and frame-equipped printed wiring substrate sheet. And, small pieces of printed wiring substrates for mounting semiconductors are produced by stamp-cut processing at four positions of the bridged parts 4 with the metal mold.

Data supplied from the esp@cenet database - I2

MANUFACTURE OF PRINTED WIRING SUBSTRATE FOR MOUNTING SEMICONDUCTOR

Patent Number:

JP61222151

Publication date:

1986-10-02

Inventor(s):

KIMATA KENRO: others: 02

Applicant(s):

IBIDEN CO LTD

Requested Patent:

JP61222151

Application Number: JP19850064599 19850327

Priority Number(s):

IPC Classification:

H01L23/12

EC Classification:

Equivalents:

JP1763362C, JP4052623B

Abstract

PURPOSE: To prevent a substrate itself from being cracking, and besides prevent peelings of through-hole plating and burrs of the substrate from being generated. by attaching frames for preventing a sealed resin flow after forming conductor parts beforehand on the side wall surfaces, and then cutting/processing four positions of bridged parts.

CONSTITUTION: After several groups of conductor patterns having through-holes are arranged/formed regularly lengthwise and crosswise on a printed wiring substrate sheet 1 made of an organic resin material, part of through-holes located on product- outlines in the several groups of conductor patterns are cut and removed. Then, part of through-holes 2 are exposed on outlined side wall surfaces of the substrate, and grooves 6 are formed around the through-holes, to form bridged parts 4 between these grooves. The grooves 6 are formed on a laminated plate sheet with it corresponding to the printed wiring substrate sheet, and the laminated plate sheet is fitted on the substrate sheet via metal-mold-fixing-pilot holes 5, and then attached through an adhesive layer so as to form a latticeshaped and frame-equipped printed wiring substrate sheet. And, small pieces of printed wiring substrates for mounting semiconductors are produced by stamp-cut processing at four positions of the bridged parts 4 with the metal mold.

Data supplied from the esp@cenet database - 12

⑩日本国特許庁(JP)

① 特許出願公開

@ 公 開 特 許 公 報 (A) 昭61-222151

Sint Cl.4

識別記号

庁内整理番号

码公開 昭和61年(1986)10月2日

H 01 L 23/12

7357-5F

審査請求 未請求 発明の数 1 (全6頁)

公発明の名称 半導体搭載用プリント配線板の製造方法

②特 願 昭60-64599

⁶⁰発 明 者 木 侯 賢 朗 大垣市久徳町238番地

⑫発 明 者 馬 渕 勝 美 岐阜県本巣郡巣南町中宮833番地

郊発 明 者 矢 津 一 大垣市笠木町435番地

⑪出 願 人 イビデン株式会社 大垣市神田町2丁目1番地

BH #6 #8

1. 発明の名称

半導体搭数用プリント配線板の製造方法

2. 特許請求の範囲

- 1. 下記の(a)~(e)の工程からなる半導体搭載用プリント配級板の製造方法。
 - (a) 有機系翻脂架材からなるブリント配無用基板シート(1) に、スルホールを有する複数の導体パターン群を縦と横と横と直接ではの列形成する工程と;
 - (b) 前記アリント配線用基板のシート上のそれ ぞれの導体パターン群において、製品外形線 上に位置するスルホールの一部(2) 及び基板の 一部(3) を切断除法してスルホール問辺に減を 形成し、該購間に横絡部(4)を形成する工程と;
 - (c) 別の有機系強脂葉材からなる機関板シート において、前記プリント配線用茲板の製品群 に対応した滑と半導体搭載部周辺部に資通孔 を設け、横絡部を配列形成する工程と;

- (d) 前記(a) 及び(b) の工程からなるアリント配線 用抵板シートの表面に、前記(a) の工程からな る積層板シートを投費機を介して貼着する工 程と;
- (e) 前記(d)の工程からなるプリント配線用基板 シートの機格部を切断し小片状に分離して複 数の製品群を形成する工程。
- 8. 前記半導体搭載用凹部はザグリ加工により形成されることを特徴とする特許請求の範囲第2項記載の半導体搭載用プリント配限板の製造方法。
- 4. 前記有機系数脂素材からなる機関板は機絡部を除く外形寸法が、有機系質脂素材からなるプリント配限用抵板の緩絡部を除いた外形寸法とり小さくなるように形成されたことを特徴とする特許開水の数据第1項記載の半導体搭載用プ

リント配線板の製造方法。

- 5. 削配消は金型による打ち抜き加工により形成されていることを特徴とする特許調求の範囲第 1項配載の半導体搭載用プリント配輪板の製造 方法。
- 6. 前記橋路部を切断するにあたり、該切断部の 一部または全部に変形部を設けることを特徴と する特許請求の範囲第1項記載の半導体搭載用 プリント配級板の製造方法。

8. 発明の詳細な説明

(産業上の利用分野)

本発明は半導体搭載用アリント配線板の製造方法に係り、特に本発明は一般にリードレスチップキャリアと称されるパッケージ用紙板の製造方法に関する。

近年、電子機器の小型化、軽低化かよび得型化の要求が高まり、その機器に使用されるコンデンサーや抵抗などの電子配品においては外部リードのないチップコンデンサー、チップ抵抗と呼ばれる小型のリードレスタイプのチップ部品が参用さ

納した後、金鳳又はセラミックからなるキャップ により封止されてパッケージが得られる。

また陌値なセラミックチップキャリアに代わる ものとして有機系数脂素材からなるチップキャリ アが、切特開昭 56 - 2858 号公報、何特開昭 58 - 184450 号公報、およびU特開昭 57 - 184240 号公報に提案されている。

創配提案によれば、ガラスエポキシからなるプリント関級板にスルホールを有する回路パターンが形成され、半導体案子搭載後、半導体案子周辺を保護用レジンで被った構造になっている。

(発明が解決しようとする問題点)

前記州特開昭 58 - 2658 号公報 及び I 特開昭 58 - 184450 号公報 によるチップキャリアにおいては半導体業子封止用のボッティングレジンとして成動性の高いレジンを使用した場合に、レジンが半導体業子周辺からチップキャリア周辺部まで流出し、チップキャリア 側盤面のメタライズ 畑が破積され、チップキャリアの機能が低下する欠点を有している。ポッティングレンンの流出を助

れるようになってきている。一方、IC や L S I などの半導体集機回路装置においても、回路の小型高密度化への要求が高まってくるにつれ、そのパッケージ形態を小形リードレス化する動きが顕著になってきており、小型のリードレスタイプのいわゆるチップキャリアが増々増大する傾向にある。これらのリードレスチップキャリアは、一般のプリント配線板に実装され、IC パッケージとしての役割をはたしている。

(従来の技術)

従来、半導体搭散用の小形リードレスタイでのICパッケージとしてはセラミックチップキャリアが使用されている。セラミックチップキャリアは、グリーンシートにメタライズ間を形成成成したものである。前記略中央には半導体業子を収納するための凹部が形成され、20部周辺には放射状に金銭パターンが形成され、該パターンは基板個を面のメタライズ間を通して減面のパターンと電気的に接続されている。前記凹部に半導体第子を収

前記提案においてダイヤモンドソーによる切断 は多くの時間を要するために生産性が極めて低く なり、安価なチップキャリアを提供することが困 節である。

又、他の工具として生産性の高い金型による打ち抜き加工が考えられる。しかし、第6図におい

て(X - X′)の位置を金型で打ち抜く場合、スルホール(2)の金属層が切断時の衝撃により剥れ易い 欠点を有している。

本希明者の実験による確認によれば、第8回に かいて基板シート(1)の厚みが 0.5 mm、格子のアー ム明が 0.5 mmの厚みの構成からなるアリント配線 板を金型を用いて(X - X′)の位置で打ち抜きを 行なった結果、大部分のスルホールに別れや亀製 が生じ、側線面の導体層は極めて不満足な状態で あった。

本発明は前記従来の技術の欠点を全て除去改要することを目的とし、生産性に富み、自動化に適した半導体搭載用アリント配額板の製造方法を提供するものである。

(問題点を解決するための手段およびその作用) 以下、本発明を図面に基づいて具体的に説明する。

ます、第1図(引か上び第1図(付は、半導体搭配用プリント配換板の下層部となる格子状に配列した製品群の対も代数的な例を示す拡板の平面図で

リアジン、ガラスポリイミドなどの有機系機脂素 材からなるアリント配線用基板シート(I)に、スルホールを有する複数の導体パターン群を凝と横に 規則的に配列形成した後、該プリント配線用基板 シート上の複数の導体パターン群において製品外 形線上に位置するスルホールの一部を切断除去し、 即配板の外形側機面にスルホール(3)の一部を輝 出させ、スルホール周辺に携(6)を形成し、該構版 に形成された機絡部(4)によって格子状に支持され たプリント配線用基板シートの正面図である。

また、副記蓋板の中央部にはザクリ加工などにより半導体系子を収納するための凹部(の)が設けられ、製品外形線上のスルホール(2)と凹部周辺の金属パッドには金属メッキが確されており、設スルホールと設金属パッド間にはソルダーレジスト(7)が印刷されており、導体パターンが保護されている。第2図は特許請求の範囲第1項の(の)に記載の表別をシートである。後間板シートとしては、ガラスエポキシ、ガラストリアジン、ガラスポリイミドなどである。該機関板シートは第1図の(4)の

ある。これらのプリント配級板は、特許請求の範 囲第1項記載の回かよび回の工程により製造され る。また、第2図は上層部を形成する格子状に貫 頭孔が設けられ、溝と拇絡部が形成された基板の 平面図である。この基板は、特許関求の範囲第1 項記載の(4)の工程によって製造される。そして、 これら上層部と下層部とが貼着されて第8回の平 面図に示す半導体搭載用プリント配線板が製造さ れる。なか、前配(4)かよび(4)の工程により第1図 いかよび何に示す蒸板が製造されるに先立って、 特許請求の範囲に記載の(4)の工程により第2 図に 示す蓋板が製造されることもあり得る。そして前 記と同様に第1図のおよび四に示す下層部となる 茲板と、第2四に示す上層部となる基板を貼着し て第8図の平面図に示す本発明の半導体搭載用プ リント配線板が製造される。

そして、第4図は本発明の特許請求の顧問の各項に記載の半導体搭載用アリント配線板の製造方法の工程を示す該基板の主要部の針視図である。 第1図のMおよび内はガラスエポキシ、ガラスト

アリント配線用基板シートと対応するように、蔣(6)が形成され、第1図の(4)の基板シート上に第2図の機層板シートが金型固定用のパイロット孔(6)で合数され、接着層を介して貼着されると第8図に示すような格子状の枠付プリント配線用基板シートが形成され、福銘部(4)の4箇所を金型により打ち抜き切断加工すると第4図に示すような小片状の半導体搭載用プリント配線板ができる。この場合の基板シートは第8図に示すような短冊状の基板シートでも有効である。

本発明によれば、傾極面に予め、導体部を形成 後、封止磁脂茂出防止用の枠を貼着し、構絡部(の) の4箇所を切断加工するので容易でしかも基板自 身に亀裂が起きにくく、また、スルホールのメッ キの判がれや基板のパリを生じることなく、切断 面を極めて及好に仕上げることができることを特 なとしている。

第6図はプラスチックを材料とした従来の半導体接近の製造工程の一部で、格子のアーム頃のほ

理中央を触(X-X') に沿って切断する時の加工 断面図を示している。プラスチック製の材料で、 例えばガラス展入エポキシレジンの基板シート(1) の表面に、方形に配列された多数の金銭パターン (8)が形成され、該基板シートに多数のスルホール が穿股され、そのスルホールの一つは第6図に符 身(2)で示されている。とのスルホールの下装面に は対応する金銭パッド砂が形成され、金銭パター ン(8)と金融パッド(0)とは電気的に連結されている。 基板シート(I)と同一の材料で格子のアームWが接 **煮され、この格子のナーム頃はスルホール(2)の配** 列された線上に位置し側壁となり、基板印の上表 面に現われるスルホール(2)を覆っている。また、 この格子のアーム時の中央には梨賀回路チップは がエポキン接着剤を介して接着され、ワイヤーボ ンディング以により金銭パターン(8)に接続されて

第7図のい及び向は本発明の特許請求の範囲第 4項に記載の半導体搭載用プリント配線板基板の 斜視図であり、積層板シートの溝(8)がアリント図

って打ち抜かれた半導体搭板用アリント配路板似上の凹部()に、集機回路チャアはが搭載され、ワイヤーポンディング()により、該集機回路チャアはと金銭パターン(3)が接続され、ディスペンサースとにより機能のを注入した後、電子部品用キャッア如を搭載し、加熱により機能對止した状態の断面図を示している。

(発明の効果)

以上のように、本発明によれば従来のセラミックスを材料としたパッケージより経済的コストが 安くそのパッケージ形態を小型化し、薄形化しや すく、また、一般のプリント配級用基板に実装し ても接続が破損されない利点を有している。また、 同じプラスチックを材料としたパッケージは多層 構造でも可能であり、本発明の切断方法を提供す ることにより容易にかつ迅速にしかも切断面を何 めて良好に仕上げることができる利点を有してい

4. 図面の簡単な説明

第1図の17、四かよび第2図~第4図は本発明


般用茘板の牌より大きく打ち抜き加工されており、 そのため削配機備板シートの構絡部(4)を除く外形 寸法が前記恭板よりも小さくなっていることを特 後としている。この基板は一般のプリント配線用 益板に実装した後に、側盤面のスルホールに半田 が嫌っているかどりか、または隣り同士のスルホ ールにナリッジが起きていないかを検査すること が容易である利点を有している。との場合も前記 積層板シート叫と拡板シート(1)とを貼り合せる時 には、パイロット孔(5)で一致され、構絡節(1)を金 型により打ち抜き加工して小片状に分離される。 また、この播格部川を打ち抜く場合には、特許請 水の範囲第6項に記載の該機略部の切断部の一部 に変形部叫を付けるととにより、一般のブリント 配級板に実装する場合の位置合わせに役立ち、ま た、横絡部の切断部の全部に変形部を付けること により、パッケージのコーナー部からの亀裂やソ ルダーレジストの剝がれを少なくし、デザイン上、 美しいパッケージが得られる。

第8図は本発明の特許請求の範囲各項にしたが

の特許調求の配朗各項に記載の半導体搭載用プリ ント配卵用益板の製造工程でとの該基板の主要部 の正面凶及び斜視図であり、第5図は本角明の基 板シートの大きさが短冊状でも有効であることを 示唆する前記基板シートの正面図である。第8図 は従来のプラスチックを材料としたプリント配線 用基板の製造工程のうち、個々のブリント配験用 益板を小片状に分牒しようとする切断加工の位置 (x-x')を示す断面図である。 男?図の幻及び 四は特許別水の範囲第4項に記載のプリント配線 用基板の正面図及び斜視図である。第8図は本発 明の特許調求の範囲各項にしたがって打ち抜かれ た半導体搭載用プリント配線板上の凹部に、集積 **国路チップがワイヤーポンディングにより接続さ** れ、樹脂封止された数終的な構造の断園図を示し ている。

- (1) ……… アリント配級用基板 シート
- (2) ……… スルホール
- (4) 概格部

特開昭 61-222151 (6)



(7) …… ソルダーレジスト

(8) …… 金銭パターン

(0) …… 半存体搭载用凹部

00 …… 封止用の枠

凶 ……… 短冊状の基板シート

四 …… 泉嶺回路チップ

04 …… ポンディングワイヤー

四 …… 格子のアーム

04 …… 金属パッド

め …… プリント配鉄用鉱板より外形寸法の小


さい封止用の枠


码 …… 交形部


(4) ········ 半導体搭畝用プリント配線板


四 …… 封止用姆脂


四 …… 電子部品用キャップ














特開昭61-222151 (6)

